IC design verification engineer
MediaTek
HsinChu
54天前

職缺說明

從事系統級驗証, 包含bench setup, pattern 撰寫 及 low-power 相關驗証.

職缺需求

熟悉 verilog, 具有 RTL design coding 經驗.

具驗証 IP 或 chip 經驗尤佳, (使用verilog 或 systemverilog 皆可.)

熟悉 system verilog, VMM / UVM 驗証等方法學尤佳.

熟悉 C, Perl, c-shell 尤佳.

碩士

申請
申請
郵箱地址
通過點擊“繼續”,我允許neuvo同意處理我的數據並向我發送電子郵件提醒,詳見neuvo的 隱私政策 。我可以隨時撤回我的同意或退訂。
持續
申請表格