RTL Designer
亞睿資訊股份有限公司
台北市中正區
6天前
source : 一零四資訊科技股份有限公司

工作內容

使用 Verilog / System Verilog 開發 IC Verification IP建立例如 USB 3.0 & 2.0 / PCI-Express / Serial ATA / MIPI / DDR 等通訊協定之IP測試驗證環境 職務內容與 IC 設計相關, 但與一般 IC 設計工作有諸多不同.

1. 此職務主要為設計IP, 提供給 IC Designer 做設計初期 RTL 的功能驗證.2. 所有 IP 皆為軟體模組, 以RTL語言模擬電路的行為, 使用 FPGA, 但不生產晶片.3. 除了開發驗證環境, 也需負責客戶支援與訓練.4.

需閱讀最新的規格書, 且需支援客戶, 故需英文讀寫能力.5. 多數客戶位於國外, 視情況有至他國出差的可能, 故需一定的英文聽說能力. 歡迎喜歡寫程式, 對 IC 設計方面有所了解或興趣的求職者加入我們.想要了解更多本職務相關內容, 歡迎與我們聯絡, 或 google IP , Verilog & SystemVerilog.

職務類別

數位IC設計工程師 認識數位IC設計工程師職務

  • 更多數位IC設計工程師相關工作
  • 數位IC設計工程師的職場相關問答
  • 詳細職類分析(工作內容 薪資分布..)
  • 軟體設計工程師 認識軟體設計工程師職務

  • 更多軟體設計工程師相關工作
  • 軟體設計工程師的職場相關問答
  • 詳細職類分析(工作內容 薪資分布..)
  • 待遇面議

    經常性薪資達 4 萬元或以上

    上班地點

    台北市中正區忠孝東路一段76號12樓之3

    管理責任

    不需負擔管理責任

    出差外派

    需出差 一年累積時間未定

    接受身份

    上班族 應屆畢業生 研發替代役 外籍人士

    科系要求

    資訊工程相關 電機電子工程相關

    語文條件

    英文 聽 / 中等 說 / 中等 讀 / 中等 寫 / 中等

    贊助提升英文能力

    擅長工具

    Linux C FPGA RTL Verilog

    贊助提升專業能力

    工作技能

    撰寫硬體語言程式 數位晶片產品開發 數位電路分析設計 數位電路驗證

    福利制度

    1. 每週上班五天 2. 彈性上下班 3. 享勞保 健保 4. 員工股票選擇權 5. 長期或短期前往美國的機會 包括到總公司進修 支援客戶 參加商展等等6. 在職員工訓練

    报告这项工作
    checkmark

    Thank you for reporting this job!

    Your feedback will help us improve the quality of our services.

    申請
    郵箱地址
    通過點擊“持續”,我允許neuvoo同意處理我的數據並向我發送電子郵件提醒,詳見neuvoo的 隱私政策 。我可以隨時撤回我的同意或退訂。
    持續
    申請表