PMIC digital design and verification engineer
MediaTek
HsinChu
5天前

職缺說明

由於電源管理混合信號IC日益增加的驗證挑戰與複雜度, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 .

1. 針對電源相關混合信號晶片 負責規劃與設計驗證IP 環境 架構 以及設計驗證計畫

2. 內容包含 : 整合型驗證環境開發, 數據分析與, 系統應用驗證, Low power functions 驗證規劃及執行.

3. 工作中需要 設計 及 精進 Verification plan / methodology / bench, 對 手機, ASIC系統會有整體而深入的了解.

4. 擔任數位設計工作以及瞭解從模組設計到全晶片設計

職缺需求

1. Have a good command of Verilog / System Verilog / Perl

2. Have good senses of UVM and Formal verification method.

3. Mixed mode design verification experience is a plus.

4. Design design expereince is a plus

5. Well Organized, methodical, and detail oriented.

6. Must be a team player and easy to work with

碩士

申請
添加至收藏
從收藏夾中刪除
申請
郵箱地址
通過點擊“繼續”,我允許neuvo同意處理我的數據並向我發送電子郵件提醒,詳見neuvo的 隱私政策 。我可以隨時撤回我的同意或退訂。
持續
申請表