APUSYS Interconnect Designer
MediaTek
HsinChu
1天前

職缺說明

人工智能系統互連架構制定

人工智能系統互連架構實現與效能驗證

NoC(Network-on-chip) IP 設計開發 (RTL)

NoC 設計方法加速與改進 (e.g. automation)

基本需求

熟悉 Verilog, 具 Verilog 開發經驗

具備數位設計流程相關知識 / 經驗

具備同步 / 非同步設計相關知識 / 經驗

具備低功耗電路設計相關知識 / 經驗

進階需求 (若有相關技能為佳)

熟悉 AMBA 相關協定

熟悉 SoC 架構

具備 Bus 效能分析經驗

具備 NoC 相關研究與開發經驗

熟悉 Python / Pearl / SystemC 等程式語言

分公司地點 新竹 職類

工作經驗

四年以上工作經驗

碩士

申請
添加至收藏
從收藏夾中刪除
申請
郵箱地址
通過點擊“持續”,我允許neuvoo同意處理我的數據並向我發送電子郵件提醒,詳見neuvoo的 隱私政策 。我可以隨時撤回我的同意或退訂。
持續
申請表